FPGA 器件作為可編程邏輯主流硬件，近年來，應用越來越廣泛，在現代科學技術中占有舉足輕重的作用和地位。其外設電路作為芯片與外界輸入方式之一， 是十分具有研究價值的。FPGA 器件不斷增加新的模塊，功能越來越強大，基于FPGA 的外設電路也順應形勢，不斷升級。

　　本設計綜合行列式鍵盤、LED 顯示器、時鐘一體，應用Verilog HDL 語言實現下述功能：計時功能，包括時分秒的計時；校時功能：對時分秒手動調整以校準時間；鍵盤功能： 應用4*4 行列式鍵盤， 可實現0-9 數字的直接輸入； LED 動態掃描顯示和閃爍，移位，滅零等功能，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ8.0 完成綜合、仿真。本設計實現以上FPGA 各功能，可作為EDA 技術發展的價值體現。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。

　　計算機技術和微電子工藝的發展， 使得現代數字系統的設計和應用進入了新的階段。電子設計自動化（ EDA）技術在數字系統設計中起的作用越來越重要，新的工具和新的設計方案不斷推出， 可編程邏輯器件不斷增加新的模塊， 功能越來越強， 硬件設計語言也順應形式，推出新的標準，更加好用，更加便捷。本設計主要以FPGA 器件、EDA 軟件工具、Verilog HDL 硬件描述語言三方面內容作為主線，綜合行列式鍵盤， LED 顯示器件，以及時鐘模塊于一體， 實現三個主要模塊的聯動，輸入部分為4*4 行列式鍵盤，具備0-9 十個數字鍵、修改/確認鍵、左右移動鍵，輸出數據為6 位二進制代碼，輸出部分為六位7 段LED 數碼管，可實現時分秒顯示，時鐘滅零顯示，修改閃爍以及小數點秒閃爍功能。而頂層文件時鐘模塊則將輸入輸出部分聯結起來， 實現時鐘發生， 顯示緩存， 數據修改， 移位，滅零等功能。另時鐘產生模塊采用FPGA 硬件內置66MHz 分頻，產生250Hz，5Hz，1Hz 信號供時鐘模塊，輸入輸出模塊使用。

　　本設計完全采用Verilog HDL 語言完成，此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。